code de correction d'erreur BCH oor Engels

code de correction d'erreur BCH

Vertalings in die woordeboek Frans - Engels

BCH error correction code

Bose-Chaudhuri-Hocquenghem error correction code

voorbeelde

Un circuit de code de correction d'erreur (CCE) d'un disque à semi-conducteurs (SSD) effectue une première correction d'erreur sur les données lues en utilisant un premier code de correction d'erreur (code de Hamming), et effectue de plus une deuxième correction d'erreur sur le résultat de la première correction d'erreur en utilisant un second code de correction d'erreur (code BCH).
An error correction code (ECC) circuit of a solid state drive (SSD) performs first error correction on read data using a first error correction code (Hamming code), and further performs second error correction on the result of the first error correction using a second error correction code (BHC code).

Des données sont codées au niveau d'un émetteur par des codes de correction d'erreurs de Bose-Ray-Chaudhuri-Hochquenghem (BCH) binaires, concaténés en série.
Data is encoded at a transmitter by serially concatenated, binary Bose-Ray-Chaudhuri-Hochquenghem (BCH) error correcting codes.

L'invention code pour un flux de données à l'aide d'une pluralité de codes de correction d'erreurs de Bose-Ray-Chaudhuri-Hochquenghem (BCH) binaires, concaténés en série, en agençant lesdites données en une trame de blocs de données parallèles (la trame externe) avec des bits de redondance annexés par un code BCH (3896, 3824); la trame externe est ensuite entrelacée pour produire une trame de blocs de données en série (la trame intermédiaire); et la trame finale (la trame interne) est produite en ajoutant des bits de redondance du code BCH (2040, 1952) à la trame intermédiaire.
The invention encodes a stream of data employing a plurality of serially concatenated, binary Bose-Ray-Chaudhuri-Hochquenghem (BCH) error correcting codes, arranging said data into a frame of parallel data blocks (the outer frame) with redundancy bits appended by a BCH(3896, 3824) code; the outer frame is then interleaved to produce a frame of serial data blocks (the intermediate frame); and the final frame (the inner frame) is produced by appending the redundancy bits of the BCH(2040, 1952) code to the intermediate frame.

Procédé de détection et de correction d'erreur basé la proposition d'un code de direction d'erreur multidimensionnel, présentant le premier exemple de mise en oeuvre de MECC appelé BCHMD (Bose-Chaudhuri-Hocqenghem multidiemnsionnel), qui utilise le BCH ou le BCH algébrique dans chaque dimension de l'ensemble de symboles dans les côtés codeur et décodeur du système de communication au paln du code de correction d'erreurs.
The present discloses a method for detection and correction of errors, based on the proposition of multidimensional error correcting code, presenting the first example of implementation of MECC called BCHMD, that employ the BCH or BCH algebraic in each dimension of the set of symbols in the encoder and decoder sides of the communication system, in the error correcting code stage.

BER définit le taux auquel les erreurs de bits normales se produisent dans le flash NAND sans compensation du code de correction d’erreurs (ECC) et que les contrôleurs SSD corrigent avec l’ECC avancé spontané (généralement appelés BCH ECC, Strong ECC ou LDPC par les différents fabricants de contrôleurs SSD) sans interruption de l’accès utilisateur ou système.
The BER defines the rate at which normally occurring bit errors occur in the NAND flash without compensation by the Error Correction Code (ECC) and that the SSD controllers correct with spontaneous Advanced ECC (usually called by different SSD controller manufacturers either BCH ECC, or Strong ECC or LDPC). without interrupting user or system access.