본 발명의 이미지 센서용 샘플링 회로는 포토다이오드에서 발생된 전하량을 증폭부에서 변환 및 출력한 전압 출력 신호를 제1 스위칭 신호에 따라 샘플링하여 제1 커패시터에 충전하고 출력 스위칭 신호에 따라 리셋 전압으로서 출력하는 제1 샘플 앤드 홀드 회로, 제1 스위칭 신호와 동시에 활성화되지 않는 제2 스위칭 신호에 따라 전압 출력 신호를 샘플링하여 제2 커패시터에 충전하고 출력 스위칭 신호에 따라 신호 전압으로서 출력하는 제2 샘플 앤드 홀드 회로 및 증폭부와 제1 커패시터 및 제2 커패시터의 공통 노드 사이에 연결된 저역 통과 저항을 포함할 수 있다.
The sampling circuit for an image sensor of the present invention comprises: a first sample-and-hold circuit for converting at amplifying unit an electric charge generated from a photodiode, and sampling an outputted voltage output signal according to a first switching signal, charging same to a first capacitor, and outputting same as a reset voltage according to an output switching signal; a second sample-and-hold circuit for sampling the voltage output signal according to a second switching signal that is not activated at the same time as the first switching signal, charging same to a second capacitor, and outputting same as a signal voltage according to the output switching signal; and a low-pass resistor connected between common nodes of the amplifying unit, the first capacitor, and the second capacitor.patents-wipo patents-wipo