Metadata
Author: patents-wipo
Data
English[en]
The bus capture circuit may be in a packetized memory device, and may also operate in a monitoring mode during normal operation of the packetized memory device to detect shifts in the data eye of an external command clock signal applied to the packetized memory device and adjust the delay time of all signal delay circuits by a delay adjustment time when such a shift is detected.
French[fr]
Le circuit de capture du bus peut se trouver dans un dispositif à mémoire en paquet, et il peut également fonctionner en mode de contrôle pendant le fonctionnement normal du dispositif à mémoire en paquet afin de détecter des décalages au niveau de la forme de l'oeil des données d'un signal du circuit d'horloge de commande externe appliqué au dispositif à mémoire en paquet et de régler le temps de retard de tous les circuits de retard de signal d'un temps de réglage de retard, lorsqu'un tel décalage est détecté.