Metadata
Author: patents-wipo
Data
English[en]
The semiconductor device configures a 3-input NOR circuit using 6 MOS transistors disposed in 1 row, wherein the MOS transistors configuring the NOR circuit are formed on planar silicon layers formed on a substrate, each MOS transistor has a structure in which the drain, gate, and source thereof are arranged in the vertical direction and the gate surrounds a silicon column, the planar silicon layers comprise first active regions having a first conductivity type and second active regions having a second conductivity type, and the active regions are connected to each other through a silicon layer formed on the surfaces of the planar silicon layers, thereby allowing the NOR circuit to use less area.
French[fr]
Le dispositif à semi-conducteurs configure un circuit NI à 3 entrées à l'aide de 6 transistors MOS disposés en 1 rangée, les transistors MOS qui configurent le circuit NI étant formés sur des couches de silicium planar formées sur un substrat, chaque transistor MOS ayant une structure dans laquelle son drain, sa grille et sa source sont agencées dans la direction verticale et la grille entoure une colonne de silicium, les couches de silicium planar comprenant des premières régions actives ayant un premier type de conductivité et des secondes régions actives ayant un second type de conductivité, et les régions actives étant connectées l'une à l'autre par l'intermédiaire d'une couche de silicium formée sur les surfaces des couches de silicium planar, moyennant quoi le circuit NI peut utiliser moins de surface.
Japanese[ja]
1列に配置された6個のMOSトランジスタを用いて構成された3入力NOR回路において、前記NOR回路を構成するMOSトランジスタは、基板上に形成された平面状シリコン層上に形成され、ドレイン、ゲート、ソースが垂直方向に配置され、ゲートがシリコン柱を取り囲む構造を有し、前記平面状シリコン層は第1の導電型を持つ第1の活性化領域と第2の導電型を持つ第2の活性化領域からなり、それらが平面状シリコン層表面に形成されたシリコン層を通して互いに接続されることにより小さい面積のNOR回路を構成する半導体装置を提供する。