Metadata
Author: patents-wipo
Data
English[en]
The shift registers (61−63) delay control signals output from a control circuit (12) a certain time before outputting to sense amplifiers (42−44), whereby the operating current of the banks (2a−2d) can be segmented to reduce the peak current of the flash memory.
French[fr]
Les registres à décalage temporisent les signaux de commande produits en sortie depuis un circuit de commande (12) un certain temps avant de les produire en sortie aux amplificateurs de lecture en mémoire (42-44), ce qui fait que le courant de fonctionnement des bancs (2a-2d) peut être segmenté pour réduire le courant de pointe de la mémoire flash.