Metadata
Author: patents-wipo
Data
English[en]
An output signal SRBOn of the shift register in the n-th stage is supplied as a scan signal to a gate line (GLn+1) connected to a pixel corresponding to the (n+1)-th stage, and the output of the latch circuit (CSLn) corresponding to the n-th stage is supplied as CSOUTn to a CS bus line forming capacitance with the pixel electrode of a pixel corresponding to the n-th stage.
French[fr]
Un signal de sortie SRBOn du registre à décalage dans le n-ième étage est fourni sous forme d'un signal de balayage à une ligne de porte (GLn+1) connectée à un pixel correspondant au (n+1)-ième étage, et la sortie du circuit à verrouillage (CSLn) correspondant au n-ième étage est fournie sous forme d'un CSOUTn à une ligne de bus CS formant une capacitance avec l'électrode de pixel d'un pixel correspondant au n-ième étage.
Japanese[ja]
CC駆動を行う表示駆動回路において、シフトレジスタの各段(SR)に対応して保持回路(CSL)が1つずつ設けられるとともに、各ラッチ回路(CSL)に極性信号CMIが入力され、第n段のシフトレジスタ(SRn)で生成された内部信号Mn(CSRn)がアクティブになると、第n段に対応するラッチ回路(CSLn)が極性信号CMIを取り込んでこれを保持し、第n段のシフトレジスタの出力信号SRBOnを、第(n+1)段に対応する画素と接続するゲートライン(GLn+1)に走査信号として供給するとともに、第n段に対応するラッチ回路(CSLn)の出力を、第n段に対応する画素の画素電極と容量を形成するCSバスラインに、CSOUTnとして供給する。