Metadata
Author: patents-wipo
Data
English[en]
This invention provides a semiconductor device constituting a two-input NAND circuit that has a small surface area and comprises a row of four MOS transistors.
French[fr]
Cette invention porte sur un dispositif à semi-conducteurs constituant un circuit NON-ET à deux entrées qui possède une faible superficie et comprend une rangée de quatre transistors MOS.
Japanese[ja]
1列に配置された4個のMOSトランジスタを用いて構成された2入力NAND回路において、前記NAND回路を構成するMOSトランジスタは、基板上に形成された平面状シリコン層上に形成され、ドレイン、ゲート、ソースが垂直方向に配置され、ゲートがシリコン柱を取り囲む構造を有し、前記平面状シリコン層は第1の導電型を持つ第1の活性化領域と第2の導電型を持つ第2の活性化領域からなり、それらが平面状シリコン層表面に形成されたシリコン層を通して互いに接続されることにより小さい面積のNAND回路を構成する半導体装置を提供する。