Metadata
Author: patents-wipo
Data
English[en]
Further, the semiconductor stacked layer includes a main pattern having a protruding portion and a recessed portion, and a rough surface formed on the protruding portion and the recessed portion of the main pattern, and has a dislocation density of 5×106/cm2.
French[fr]
En outre, la couche empilée semi-conductrice comprend un motif principal ayant une partie en saillie et une partie en creux, et une surface rugueuse formée sur la partie en saillie et la partie en creux du motif principal, et présente une densité des dislocations de 5 × 106/cm2.
Korean[ko]
나아가, 반도체 적층 구조체는 돌출부와 오목부를 갖는 주 패턴과 주 패턴의 돌출부 및 오목부에 형성된 거칠어진 표면을 포함하며, 5×106/cm2 이하의 전위 밀도를 갖도록 형성된다.