Besonderhede van voorbeeld: 528226719543781732

German

Generierung von Testbenches für SystemVerilog DPI, Co-Simulation und FPGA-in-the-Loop mit Datentypen mit einfacher Genauigkeit (erfordert HDL Verifier)

English

Generate SystemVerilog DPI, cosimulation, and FPGA-in-the-loop test benches with single-precision data types (requires HDL Verifier) Native Floating Point