Metadata
Author: Literature
Data
English[en]
Simulated input values are inserted into the logic design and allow for verification of the output(s).
Spanish[es]
Los valores de entrada simulados se insertan en el diseño lógico y se puede proceder a la verificación de las salidas.