Metadata
Author: patents-wipo
Data
English[en]
The latch also includes a plurality of nMOS transistors each having a control terminal providing a separate reset signal input and each connected to the output node for independently pulling down the voltage of the output node to reset it a low logic level in response to a reset signal pulse at its control terminal.
French[fr]
Ledit verrou comporte également une pluralité de transistors nMOS dotés chacun d'une borne de commande produisant une entrée signal de positionnement séparée et connectés chacun au noeud de sortie pour décaler indépendamment vers le bas la tension du noeud de sortie afin de la remettre à un niveau logique faible en réponse à une impulsion de signal de repositionnement à sa borne de commande.