Metadata
Author: patents-wipo
Data
English[en]
A stage (Xi) of a shift register is provided with a shift pulse input terminal (S1); a shift pulse output terminal (Z); first to fifth terminals (V1, V2, S2, S3, and S4); an input gate (M1); first to fourth switching elements (M2, M3, M4, and M6); a first output transistor (M5); and a first circuit (50) connected between a first output terminal (OUT) and a second input terminal (V2) and forming a current path between the first output terminal (OUT) and the second input terminal (V2).
French[fr]
Un étage (Xi) d'un registre à décalage selon l'invention est doté d'une borne d'entrée d'impulsions de décalage (S1) ; d'une borne de sortie d'impulsions de décalage (Z) ; de première à cinquième bornes (V1, V2, S2, S3, et S4) ; d'une porte d'entrée (M1) ; de premier à quatrième éléments de commutation (M2, M3, M4, et M6) ; d'un premier transistor de sortie (M5) ; et d'un premier circuit (50) connecté entre une première borne de sortie (OUT) et une seconde borne d'entrée (V2) et formant une trajectoire de courant entre la première borne de sortie (OUT) et la seconde borne d'entrée (V2).
Japanese[ja]
シフトレジスタのステージ(Xi)は、シフトパルス入力端子(S1)、シフトパルス出力端子(Z)、第1~第5の端子(V1、V2、S2、S3、S4)、入力ゲート(M1)、第1~第4のスイッチング素子(M2、M3、M4、M6)、第1の出力トランジスタ(M5)、および、第1の出力端子(OUT)と第2の入力端子(V2)との間に接続され、第1の出力端子(OUT)と第2の入力端子(V2)との間の電流経路を形成する第1の回路(50)を備えている。