Metadata
Author: patents-wipo
Data
English[en]
On the basis of a memory access request inputted from a request storage unit (0) through a CPU core unit, an L2 cache control unit searches cache memory and holds in a request storage unit (1) and a request storage unit (2) memory access requests generated by cache misses.
French[fr]
Selon l'invention, sur la base d'une requête d'accès mémoire appliquée par une unité de stockage de requêtes (0) par l'intermédiaire d'une unité cœur de CPU, une unité de commande de cache L2 consulte une mémoire cache et conserve, dans une unité de stockage de requête (1) et une unité de stockage de requêtes (2), des requêtes d'accès mémoire générées par des défauts de cache.
Japanese[ja]
L2キャッシュ制御部は、CPUコア部を介して要求格納部0から投入されたメモリアクセス要求に基づき、キャッシュメモリを検索し、キャッシュミスが発生したメモリアクセス要求を要求格納部1と要求格納部2に保持する。