Metadata
Author: EurLex-2
Data
Danish[da]
-andre identifikationsmaerker vedroerende anordninger, som opfylder ovennaevnte beskrivelse0ex 8542 11 8612Data/adresse bufferkredsloeb til overfoersel af data mellem en central behandlingsenhed (CPU), en systembus og en hukommelsesbus eller til overfoersel af adresser mellem en systembus, en lokal bus og dynamiske Random Access Memories (D-RAMs), bestaaende af 2 paritetsfejlfindingskredskoeb, i form af et monolitisk integreret kredsloeb, anbragt i en indkapsling, hvis ydre dimensioner ikke overstiger 30×30 mm, forsynet med hoejst 84 tilslutningssteder, og
German[de]
-eine andere Kennzeichnung, die sich auf Waren der vorstehenden Beschreibung bezieht.0ex 8542 11 8612Daten-/Adressen-Pufferschaltung für die Daten-Übermittlung zwischen einer Zentraleinheit, einem Systembus und einem Speicherbus oder für die Adressen-Übermittlung zwischen einem Systembus, einem lokalen Bus und dynamischen Schreib-Lesespeichern mit wahlfreiem Zugriff, mit 2 Schaltungen zur Paritätsfehlersuche, in Form einer monolithischen integrierten Schaltung, in einem Gehäuse mit nicht mehr als 84 Anschlüssen und den Abmessungen von nicht mehr als 30×30 mm.
Greek[el]
-άλλα διακριτικά σήματα που αφορούν κυκλώματα τα οποία ανταποκρίνονται στην παραπάνω περιγραφή0ex 8542 11 8612Ενδιάμεση (buffer) μνήμη δεδομένων/διευθύνσεων, για την αποθήκευση δεδομένων από μία κεντρική μονάδα επεξεργασίας (CPU), από ένα σύστημα αγωγών και από μία μνήμη αγωγών ή γιά την αποθήκευση των διευθύνεων από ένα σύστημα αγωγών, από ένα τοπικό αγωγό και από δυναμικές μνήμες ανάγνωσης-εγγραφής τυχαίας προσπέλασης (D-RAMs), που αποτελείται από δύο κυκλώματα ανίχνευσης σφαλμάτων ισοτιμίας, υπό μορφή μονολιθικού ολοκληρωμένου κυκλώματος, τοποθετημένη σε θήκη της οποίας οι εξωτερικές διαστάσεις δεν υπερβαίνουν τα 30x30 mm, με όχι περισσότερες από 84 συνδέσεις. Η θήκη φέρει:
English[en]
-other identification markings relating to devices complying with the abovementioned description0ex 8542 11 8612Data-buffer/address-buffer circuit, for data transfers between a central processing unit (CPU), a system bus and a memory bus or for address transfers between a system bus, a local bus and dynamic random-access memories (D-RAMs), comprising 2 parity error detection circuits, in the form of a monolithic integrated circuit, contained in a housing the exterior dimensions of which do not exceed 30×30 mm, with not more than 84 connections and bearing:
Spanish[es]
-otras siglas de identificación relacionadas con circuitos que concuerden con la presente descripción0ex 8542 11 8612Circuito tampón de datos/direcciones, para la transferencia de datos entre una unidad central de proceso (CPU), un bus sistema y un bus memoria o para la transferencia de direcciones entre un bus sistema, un bus local y memorias dinámicas de lectura-escritura de acceso aleatorio (D-RAMs), constituido por 2 circuitos de detección de errores de paridad, en forma de circuito integrado monolítico, encerrada en una cápsula cuyas dimensiones exteriores no superen 30×30 mm, provista de un máximo de 84 conexiones y de:
French[fr]
-d'autres sigles d'identification se rapportant à des circuits qui satisfont à la présente description0ex 8542 11 8612Circuit tampon des données/adresses, pour des transferts des données entre une unité centrale de traitement (CPU), un bus système et un bus mémoire ou pour des transferts des adresses entre un bus système, un bus local et des mémoires dynamiques à lecture-écriture à accès aléatoire (D-RAMs), comprenant 2 circuits de détection des erreurs de parité, sous forme de circuit intégré monolithique, enserré dans un boîtier dont les dimensions extérieures n'excèdent pas 30×30 mm, comportant au maximum 84 connexions, et portant:
Italian[it]
-oppure altra sigla di identificazione relativa a circuiti aventi le caratteristiche sopra descritte0ex 8542 11 8612Circuito di servizio di dati e indirizzi, per il trasferimento dei dati tra una unità centrale di trattamento (CPU), un bus sistema, un bus memoria o per il trasferimento degli indirizzi tra un bus sistema, un bus locale e memorie dinamiche a lettura e scrittura a libero accesso (D/RAMS), comprendente 2 circuiti per la rilevazione degli errori di parità, sotto forma di circuito integrato monolitico, inserito in un contenitore di dimensioni non superiori a 30×30 mm, con 84 contatti al massimo, e sul quale contenitore è riportata:
Dutch[nl]
-een andere codering die betrekking heeft op een schakeling die voldoet aan vorenstaande omschrijving0ex 8542 11 8612Gegevens-/adresbuffers voor het overbrengen van gegevens tussen een centrale verwerkingseenheid (CPU), een systeembus en een geheugenbus of voor het overbrengen van adressen tussen een systeembus, een lokale bus en dynamische willekeurig toegankelijke lees/schrijfgeheugens (Dynamic Random Access Memories, zogenaamde "DRAM's"), bevattende 2 eenheden voor het detecteren van pariteitsfouten, in de vorm van een monolitische geintegreerde schakeling, geborgen in een omhulling waarvan de afmetingen niet meer dan 30×30 mm bedragen, met niet meer dan 84 aansluitpunten en voorzien van:
Portuguese[pt]
-outras siglas de identificação relacionadas com circuitos que correspondam à presente descrição0ex 8542 11 8612Circuito tampão de dados/endereços, para a transferência de dados entre uma unidade central de tratamento (CPU), um sistema bus e uma memória bus ou para a transferência de endereços entre um sistema bus, um bus local e memórias dinâmicas de leitura-escrita de acesso aleatório (D-RAMs), incluindo 2 circuitos de detecção de erros de paridade, sob a forma de circuito integrado monolítico, encerrada numa caixa cujas dimensões exteriores não excedam 30×30 mm, com não mais de 84 ligações e ostentando: