VHDL oor Engels

VHDL

Vertalings in die woordeboek Nederlands - Engels

VHSIC Hardware Description Language

voorbeelde

Syntaxis-accentuering voor VHDL
Highlighting for VHDL

Accentuering van de syntaxis voor VHDL
Highlighting for VHDL

Een ASIC kan ontworpen worden door gebruik te maken van een hardware beschrijvende taal zoals VHDL of Verilog.
FPGAs can be programmed with hardware description languages such as VHDL or Verilog.

Verbeterde VHDL debugging ondersteuning met gcov.
Improved VHDL debugging support with gcov.

Edwin: ”VHDL-code bouwen en testen we op een generieke buildserver.
Edwin: “We build and test VHDL code on a generic build server.

Tijdens de training wordt de basiskennis opgefrist en zullen nieuwe aspecten van VHDL aan de orde komen.
During the training the base knowledge will be refreshed and new VHDL aspects will be addressed.

Met Matlab HDL/C Coder kunnen we VHDL of C/C++-code genereren voor respectievelijk de fpga-logica en de Cortex-processor.
With Matlab HDL/C Coder, we can generate VHDL or C/C ++ – code for the FPGA logic and ARM Cortex-processor.

Schrijft u VHDL voor effectieve RTL synthesis.
How to write VHDL for effective RTL synthesis

Geavanceerde VHDL Ontwerptechnieken
Advanced VHDL Design Techniques

Simulatie tijd voor digitale bestanden (Verilog en VHDL) worden nu opgeslagen in een extra configuratiebestand en het dialoogvenster invoer is vervangen door een volledige import / export frontend voor de Qucs-Converter command line tool.
Simulation time for digital files (Verilog and VHDL) are now stored in an additional configuration file and the import dialog has been replaced by a complete import/export frontend for the Qucs-Converter command line tool.

Syso4 heeft een succesvolle FPGA implementatie in VHDL gedaan van de Commodore Sound Interface Device (SID).
Syso4 made a successful FPGA implementation in VHDL of the Commodore Sound Interface Device Chip (SID).

Vim ondersteunt meer dan 120 verschillende syntax-bestanden voor verschillende talen zoals C++, PERL, VHDL, Javascript,... enzovoort!!
Vim supports more than 120 different syntax files for different languages like C++, PERL, VHDL, JavaScript,...and so on!!

Traditioneel wordt fpga-functionaliteit meestal in VHDL beschreven.
Traditionally, FPGA functionality was usually described in VHDL.

Met LabVIEW is het mogelijk dat de programmeur zonder problemen deze drie disciplines met en door elkaar kan programmeren zonder zich te moeten specialiseren in bijvoorbeeld VHDL (FPGA), C++ (Windows) of C (Embedded real-time). Neem direct contact op!
With LabVIEW it is possible that the programmer can program these three disciplines with and through each other without any problems without having to specialize in, for example, VHDL (FPGA), C ++ (Windows) or C (Embedded real-time).

Na afronding van deze training raden we u de volgende training aan: Geavanceerde VHDL Ontwerptechnieken
Upon completing this course, we recommend the following course: Advanced VHDL Design Techniques

“Die logica wordt door ontwikkelaars geschreven in de programmeertaal VHDL.
“This logic is written by developers in the programming language VHDL.

Schrijft u VHDL code die tot de beste in de industrie hoort.
You write VHDL code that is among the best in the industry.

Ervaring met VHDL/FPGA is een pre.
Experience with VHDL/FPGA is a pre.

Windows: .vhd verwijderd als standaarduitbreiding voor "MS virtuele harde schijf" archieven omdat het conflicteert met de VHDL-broncode.
Windows: Removed .vhd as a default extension for "MS virtual hard disk" archives since it conflicts with VHDL source code.

Schrijft u VHDL testbenches.
You write VHDL testbenches.

KdL heeft nieuwe 'firmware' voor de One Chip MSX uitgebracht, die bestaat uit een verzameling van de originele VHDL code vermengd met HRA's voorgestelde verbeteringen.
KdL has released a new 'firmware' for the One Chip MSX, which consists out of a compilation of the original VHDL code mixed with HRA's suggested improvements.

Gecorrigeerd de weergave van interne VHDL-AMS hoeveelheden in het dialoogvenster add trace (DDIsa06096 - SMASH 5.15.1).
Corrected the displaying of internal VHDL-AMS quantities in the add trace dialog (DDIsa06096 - SMASH 5.15.1).

Implementeren van elementaire VHDL constructies.
Implement basic VHDL constructs.

De VHDL-broncode is beschikbaar op het internet en vult, na compilatie, ongeveer 10% van een Xilinx XC2S300 FPGA.
The VHDL source code is available on the Internet, and compiles to fill about 10% of a Xilinx XC2S300 FPGA.

Diverse soorten output (zoals VHDL voor het hardware team, C header voor het software team en PDF documentatie voor beiden) kunnen hiermee vanuit één bron worden gemaakt.
All types of output (such as VHDL for the hardware guys, C header for the software team and PDF documentation for both teams) is then generated from a single source.