SystemVerilog oor Engels

SystemVerilog

Vertalings in die woordeboek Duits - Engels

SystemVerilog

voorbeelde

Die Versionen 3.0 und 3.1 von Verilog sind auch als SystemVerilog bekannt.
Verilog versions 3.0 and 3.1 are also known as SystemVerilog.

Seit 2005 wird SystemVerilog als IEEE Standard 1800 gepflegt.
In 2005, SystemVerilog was adopted as IEEE Standard 1800-2005.

Die HDL-Designer-Lösung mit SystemVerilog ist ab sofort erhältlich.
The HDL Designer solution with SystemVerilog is available now.

Bei Inhouse-Trainings kann das Grundlagentraining Modular SystemVerilog auf die speziellen Anforderungen Ihres Teams zugeschnitten werden.
For onsite courses, Modular SystemVerilog precursor training can be tailored to your team's profile.

Schnellere Testbench-Generierung und HDL-Simulation: Mit HDL-Verifier SystemVerilog-DPI-Testbenches für große Datensätze generieren
Faster Test Bench Generation and HDL Simulation: Generate SystemVerilog DPI test benches for large data sets from HDL Coder

Der Aufbau des Trainings ermöglicht Ingenieuren, ihr Fachwissen in der kompletten Bandbreite der SystemVerilog-Eigenschaften, d.h. sowohl in Mainstream-Design als auch Verifikation, RTL Coding, Assertions und Testbenches zu erweitern.
It is structured to enable designers to develop their capability by exploiting SystemVerilog features for mainstream design and verification requirements, including RTL coding, assertions and test benches.

Generierung von Testbenches für SystemVerilog DPI, Co-Simulation und FPGA-in-the-Loop mit Datentypen mit einfacher Genauigkeit (erfordert HDL Verifier)
Generate SystemVerilog DPI, cosimulation, and FPGA-in-the-loop test benches with single-precision data types (requires HDL Verifier) Native Floating Point

Daneben gehören zu unserem Angebot auch nutzerfreundliche Modellbibliotheken und Tools sowie Tutorials für die tägliche Anwendung von SystemC, VHDL und SystemVerilog und deren analogen Entsprechungen.
Our offer also includes user-friendly product libraries and tools, as well as tutorials for the day-to-day use of SystemC, VHDL, and SystemVerilog.

Für Inhouse-Training können wir das Vorbereitungs-Training zu Verilog auf Ihre speziellen Teambedürfnisse zuschneiden und mit den passenden SystemVerilog-Modulen kombinieren, so dass Ihr Team genau das erlernt, was es braucht (siehe auch Modular SystemVerilog).
For onsite courses, precursor training in Verilog can be tailored to the specific team profile and combined with appropriate SystemVerilog modules to fully address team needs (see Modular SystemVerilog).

Fundamentals of SystemVerilog for Design erklärt den praktischen Gebrauch von SystemVerilog für RTL Design und Verifikationsumgebung und ist die Grundlage für den Gebrauch von SystemVerilog für die Verifikation.
Fundamentals of SystemVerilog for Design trains engineers in the practical use of SystemVerilog for synthesisable RTL design, and lays the foundations for use of the language in verification.

Generieren einer SystemVerilog-Schnittstelle für DPI-Komponenten
Generate a SystemVerilog Interface for DPI Components

Die Produkte der HDL Designer Series unterstützen in der aktuellen Version folgende SystemVerilog-Funktionen:
The HDL Designer Series product supports the following SystemVerilog features in this current release:

Für Inhouse-Training können wir das Vorbereitungs-Training zu Verilog auf Ihre speziellen Teambedürfnisse zuschneiden und mit den passenden SystemVerilog-Modulen kombinieren, so dass Ihr Team genau das erlernt, was es braucht (siehe auch Modular SystemVerilog).
See Course Schedule for the latest scheduling information. For onsite courses, precursor training in Verilog can be tailored to the specific team profile and combined with appropriate SystemVerilog modules to fully address team needs (see Modular SystemVerilog).

Mentor Graphics HDL Designer Series mit SystemVerilog-Unterstützung gab bekannt, dass es zur Unterstützung der zunehmenden Verbreitung des SystemVerilog-Standards ihre HDL Designer Series um eine Plattform für die Implementierung von SystemVerilog erweitert hat.
Mentor Graphics Announces HDL Designer Series with SystemVerilog Support for Design-to-Verification Productivity WILSONVILLE, Ore., November 14, 2007 – Mentor Graphics Corporation (NASDAQ: MENT) today announced that, in support of the growing adoption of the SystemVerilog standard, its HDL Designer Series product has been extended to provide a platform for implementing SystemVerilog.

SystemVerilog for Design, Buch - ReadRate Bücher
Fieldwork for Design, book - ReadRate Books

| YouTube Mentor Graphics HDL Designer Series mit SystemVerilog-Unterstützung verbessert Design-to-Verification-Produktivität
| YouTube Mentor Graphics Announces HDL Designer Series with SystemVerilog Support for Design-to-Verification Productivity

Für Entwickler ohne Vorkenntnisse oder Erfahrungen in SystemVerilog stellt der Doulos Kurs Comprehensive SystemVerilog (oder ein gleichwertiges Training) eine wesentliche Voraussetzung dar.
For engineers new to SystemVerilog the Doulos Comprehensive SystemVerilog course, or equivalent, is an essential pre-requisite.

Generierung von SystemVerilog-Assertions aus Simulink Test
Generate SystemVerilog Assertions from Simulink Test Bench

Bei Inhouse-Trainings kann das Grundlagentraining Modular SystemVerilog auf die speziellen Anforderungen Ihres Teams zugeschnitten werden.
For team-based courses, precursor training in SystemVerilog can be tailored to the team's specific profile using our Modular SystemVerilog portfolio.

Verifikationsingenieure, die von anderen bewährten Verifikationssprachen und Testbench-Automatisierungstechniken zu klassenbasierter Verifikation mit SystemVerilog übergehen möchten
Verification engineers wishing to migrate to SystemVerilog class-based verification from other established verification languages and test bench automation techniques

OVM bietet ein vollständiges Framework zur Erstellung anspruchsvoller Umgebungen für die funktionale Verifikation in SystemVerilog und unterstützt die Entwicklung und Bereitstellung wiederverwendbarer Verifikationskomponenten.
OVM offers a complete framework for the creation of sophisticated functional verification environments in SystemVerilog, and encourages the development and deployment of re-usable verification components.

Mentor arbeitete sowohl bei der Ermittlung des Status quo eng mit Infineon zusammen als auch bei der Identifizierung von Unterschieden, die im Vergleich zu Infineons Vorstellung von der gewünschten Verifikationsumgebung auf Basis von Industriestandards wie OVM und SystemVerilog bestehen.
Mentor worked closely with Infineon in an assessment of the status quo and the identification of the gaps compared to Infineon’s solid vision of the desired verification environment based on industry standards such as OVM and SystemVerilog.

SystemVerilog – Innovative Verifikation für FPGA Design
SystemVerilog – Advanced Verification for FPGA Design

Verifikationsteams können damit die Produktivität in Umgebungen mit unterschiedlichen Sprachen und Werkzeugen maximieren, indem sie entweder SystemC oder SystemVerilog zur Implementierung von wichtigen Teilen ihrer Testbench nutzen. UVM Connect bietet außerhalb von SystemVerilog direkten Zugriff auf UVM-Status- und -Control-Flows. Verfügbarkeit
It lets verification teams maximize productivity in a mixed-language, mixed-tool environment by using either SystemC or SystemVerilog to implement key pieces of their testbench and provides direct access to UVM state and control flow from outside SystemVerilog. Availability

Schnellere Testbench-Generierung und HDL-Simulation: Mit HDL-Verifier SystemVerilog-DPI-Testbenches für große Datensätze generieren
Faster Test Bench Generation and HDL Simulation: Generate SystemVerilog DPI test benches for large data sets with HDL Verifier