シフトレジスタ oor Frans

シフトレジスタ

Vertalings in die woordeboek Japannees - Frans

Registre à décalage

registre à décalage

naamwoord

voorbeelde

シフトレジスタのステージ(Xi)は、シフトパルス入力端子(S1)、シフトパルス出力端子(Z)、第1~第5の端子(V1、V2、S2、S3、S4)、入力ゲート(M1)、第1~第4のスイッチング素子(M2、M3、M4、M6)、第1の出力トランジスタ(M5)、および、第1の出力端子(OUT)と第2の入力端子(V2)との間に接続され、第1の出力端子(OUT)と第2の入力端子(V2)との間の電流経路を形成する第1の回路(50)を備えている。
Un étage (Xi) d'un registre à décalage selon l'invention est doté d'une borne d'entrée d'impulsions de décalage (S1) ; d'une borne de sortie d'impulsions de décalage (Z) ; de première à cinquième bornes (V1, V2, S2, S3, et S4) ; d'une porte d'entrée (M1) ; de premier à quatrième éléments de commutation (M2, M3, M4, et M6) ; d'un premier transistor de sortie (M5) ; et d'un premier circuit (50) connecté entre une première borne de sortie (OUT) et une seconde borne d'entrée (V2) et formant une trajectoire de courant entre la première borne de sortie (OUT) et la seconde borne d'entrée (V2).

シフトレジスタ、ドライバ回路、表示装置
Registre de décalage, circuit pilote et dispositif d'affichage

ビットのレジスタa1,a2.b1,・・・,h2を有する。 各加算器A11~A18は(32*Y)/Xビットのデータ幅を有し、シフトレジスタに格納されるデータが(32*Y)/Xビットのデータ幅でレジスタ間をシフトする1サイクルごとに加算演算を行う。
Chacun des additionneurs (A11 à A18) a une largeur de données de (32*Y)/X bits et effectue un calcul d’addition à chaque cycle dans lequel les données mémorisées dans le registre à décalage sont décalées de la largeur de données de (32*Y)/X bits entre les registres.

本発明の一実施例における暗号化装置は、32*Y(Y=1又は2)ビットを基本演算単位とするSHA-2アルゴリズムを用いた、複数のレジスタが直列に配置されるシフトレジスタと、シフトレジスタに格納されるデータに基づき加算演算を行う所定個の加算器A11~A18とを有するダイジェスト部10を有する。 シフトレジスタは、(32*Y)/X(X=2k。
Un dispositif de chiffrement selon un mode de réalisation illustratif de la présente invention comprend une partie de condensé (10) qui comporte un registre à décalage utilisant l'algorithme SHA-2 avec 32*Y bits utilisés en tant qu'unité de calcul de base (où Y = 1 ou 2) et comprenant une pluralité de registres agencés en série et qui comporte en outre un nombre prédéterminé d'additionneurs (A11 à A18) pour effectuer des calculs d’addition sur la base de données mémorisées dans le registre à décalage.

表示パネル駆動回路、液晶表示装置、シフトレジスタ、液晶パネル、表示装置の駆動方法
Circuit de commande de panneau d'affichage, dispositif d'affichage à cristaux liquides, registre de décalage, panneau à cristaux liquides et procédé de commande de dispositif d'affichage

電子注入用の電極11Aによって電子が注入される特定の垂直シフトレジスタ(チャネルCH1)は、半導体基板の厚板部に位置しており、入射光に対して遮光されるように設定されている。
L'électrode d'injection d'électrons (11A) injecte les électrons vers un registre à décalage vertical spécifique (un canal (CH1)) qui est positionné dans une partie de plaque épaisse d'un substrat semi-conducteur et protégé de la lumière incidente.

シフトレジスタおよび表示装置
Registre à décalage et dispositif d'affichage

シフトレジスタ回路および表示装置ならびにシフトレジスタ回路の駆動方法
Circuit de registres à décalage, dispositif d'affichage et procédé de pilotage d'un circuit de registres à décalage

CSバスライン(15)が設けられた液晶表示パネル(10)を駆動する表示駆動回路であって、ゲートライン(12)の各々に対応して設けられた複数のシフトレジスタ回路SRを含むシフトレジスタ(ゲートライン駆動回路(30))を備え、各段のシフトレジスタ回路(SR)に対応してラッチ回路(CSL)が1つずつ設けられるとともに、ラッチ回路(CSL)に極性信号(CMI)が入力される。
Un circuit à verrouillage unique (CSL) est disposé en correspondance avec le circuit de registre à décalage (SR) à chaque étage, et un signal de polarité (CMI) est entré dans le circuit à verrouillage (CSL).

シフトレジスタ回路は、入力されるパルス信号をクロック信号に基づいて出力信号として出力する単位回路が縦続に複数段接続され、複数段の単位回路のそれぞれから出力信号を順次に出力するシフトレジスタ回路であって、単位回路は、ドレイン電極とソース電極との間の導通状態を制御する第1ゲート電極と、ドレイン電極とソース電極との間の半導体層を挟んで第1ゲート電極と対向して配置され、絶縁層を介して形成された第2ゲート電極とを有するダブルゲート構造のトランジスタを備え、第1ゲート電極に印加する電圧に応じて、所定の電圧を第2ゲート電極に印加する。
Une tension prescrite est appliquée à la seconde électrode de grille conformément à la tension appliquée à la première électrode de grille.

シフトレジスタ回路(SRn)で生成される内部信号(Mn)は、表示映像の最初の垂直走査期間よりも前にアクティブになる。
Le signal interne (Mn) généré au niveau du circuit de registre à décalage (SRn) est activé avant la première période de balayage vertical de la vidéo à afficher.

シフトレジスタおよびそれを備える表示装置
Registre à décalage et dispositif d'affichage pourvu dudit registre

これにより、動作不具合を生じることなく、フリップフロップ及びこれを用いたシフトレジスタの小型化を図る。
Il en résulte qu'un circuit bistable et un registre à décalage l'utilisant peuvent être plus compacts sans la survenue d'erreurs opérationnelles.

シフトレジスタ(410)は、奇数段目に与えられる2相のクロック信号(GCK1,GCK3)と偶数段目に与えられる2相のクロック信号(GCK2,GCK4)とからなる位相が90度ずつずれた4相のクロック信号に基づいて動作する。
Le registre à décalage (410) fonctionne sur un signal d'horloge à quatre phases - lesquelles phases sont décalées de 90° - qui comprend un signal d'horloge à deux phases (GCK1, GCK3) attribuées aux étages impairs et un signal d'horloge à deux phases (GCK2, GCK4) attribués aux étages pairs.

シフトレジスタ段の第1のトランジスタが備える2つのソース/ドレイン電極(Tr4s、Tr4d)の少なくとも一方に対して、上記第1のトランジスタのゲート電極(Tr4g)と反対側で膜厚方向に対向する容量電極(CAPm)を備えている。
Au moins l'une des deux électrodes de source/de drain (Tr4s, Tr4d) d'un premier transistor d'un étage de registre à décalage est munie d'une électrode capacitive (CAPm) faisant face à l'électrode de grille (Tr4g) dudit premier transistor à partir du côté opposé dans la direction de l'épaisseur du film.

CC駆動を行う表示駆動回路において、シフトレジスタの各段(SR)に対応して保持回路(CSL)が1つずつ設けられるとともに、各ラッチ回路(CSL)に極性信号CMIが入力され、第n段のシフトレジスタ(SRn)で生成された内部信号Mn(CSRn)がアクティブになると、第n段に対応するラッチ回路(CSLn)が極性信号CMIを取り込んでこれを保持し、第n段のシフトレジスタの出力信号SRBOnを、第(n+1)段に対応する画素と接続するゲートライン(GLn+1)に走査信号として供給するとともに、第n段に対応するラッチ回路(CSLn)の出力を、第n段に対応する画素の画素電極と容量を形成するCSバスラインに、CSOUTnとして供給する。
Un signal de sortie SRBOn du registre à décalage dans le n-ième étage est fourni sous forme d'un signal de balayage à une ligne de porte (GLn+1) connectée à un pixel correspondant au (n+1)-ième étage, et la sortie du circuit à verrouillage (CSLn) correspondant au n-ième étage est fournie sous forme d'un CSOUTn à une ligne de bus CS formant une capacitance avec l'électrode de pixel d'un pixel correspondant au n-ième étage.

このことにより全体として額縁領域を増加させることなく、かつシフトレジスタを基板の外縁部から離すことができるのでシフトレジスタ上がシール材で覆われることがない。 さらにシフトレジスタへ信号を与える配線領域のうちシール材で覆われる領域の面積も低減される。
En outre, la partie des régions recouverte par le matériau de scellement est réduite dans des régions linéaires au moyen desquelles des signaux sont transmis au registre à décalage.

これにより、回路量が少なく、低消費電力のシフトレジスタを提供する。
En conséquence, le registre à décalage a un circuit de faible volume et une faible consommation d'énergie.

それによって、モノリシックゲートドライバーを構成するシフトレジスタの特性が改善される。
Ceci améliore une caractéristique du registre à décalage constituant le pilote de grille monolithique.

走査信号線駆動回路、シフトレジスタ、および表示装置
Circuit d’actionnement de ligne de signaux de balayage, registre de décalage et dispositif d’affichage

複数の信号線の同時選択を行う表示駆動回路に用いられるシフトレジスタであって、各段に、初期化用端子(INITB)を含むフリップフロップ(FF)と、同時選択信号(AONB)が入力され、上記フリップフロップの出力(Q・QB)を用いて自段の出力信号(OUTB)を生成する信号生成回路とを備え、各段の出力信号(OUTB)は、同時選択信号(AONB)のアクティブ化によりアクティブとなって同時選択が行われる間アクティブとされ、フリップフロップの初期化用端子(INITB)、セット用端子(SB)およびリセット用端子(R)がアクティブである期間は、該フリップフロップ(FF)の出力(Q・QB)は非アクティブとなり、該フリップフロップの初期化用端子(INITB)に同時選択信号(AONB)が入力されている。
Le signal de sortie (OUTB) de chacune des étapes est activé alors que la sélection simultanée est réalisée, puisqu'elle est activée par l'activation du signal de sélection simultanée (AONB) ; les signaux de sortie (Q, QB) de la bascule (FF) sont inactivés alors que le terminal d'initialisation (INITB), un terminal de configuration (SB) et un terminal de reconfiguration (R) de la bascule sont actifs ; et le signal de sélection simultanée (AONB) est entré dans le terminal d'initialisation (INITB) de la bascule.

シフトレジスタを構成するトランジスタに閾値電圧のシフトが生じても異常動作を起こすことのない表示装置を実現する。
L'invention concerne un dispositif d'affichage sans opérations anormales même en cas de décalage dans la tension de seuil dans les transistors formant un registre de décalage.

レベルシフタ、インバータ回路及びシフトレジスタ
Décaleur de niveau, circuit inverseur et registre à décalage

TFT、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置
Tft, registre à décalage, circuit de commande de ligne de signal de balayage, circuit de commutation et dispositif d'affichage

補助メモリ回路(12)は、複数のフリップフロップがカスケード接続されたシフトレジスタと、各Dフリップフロップの出力(Q0)~(Qn)を反転させて出力する複数の反転回路とで構成される。
L'invention porte sur un circuit de mémoire auxiliaire (12) qui est constitué par un registre à décalage ayant une pluralité de bascules mises en cascade dans celui-ci, et par une pluralité de circuits inverseurs, qui inversent une sortie (Q0-Qn) de bascules D respectives et émettent la sortie inversée.