translation lookaside buffer oor Hongaars

translation lookaside buffer

A table used in a virtual memory system that lists the physical address page number associated with each virtual address page number. A TLB is used in conjunction with a cache whose tags are based on virtual addresses. The virtual address is presented simultaneously to the TLB and to the cache so that cache access and virtual-to-physical address translation can occur simultaneously.

Vertalings in die woordeboek Engels - Hongaars

címfordítás-megkerülő táblázat

A table used in a virtual memory system that lists the physical address page number associated with each virtual address page number. A TLB is used in conjunction with a cache whose tags are based on virtual addresses. The virtual address is presented simultaneously to the TLB and to the cache so that cache access and virtual-to-physical address translation can occur simultaneously.

voorbeelde

The SBus controller had its own 16-entry input/output translation lookaside buffer.
Az SBus vezérlőnek külön saját 16 bejegyzéses be-/kimeneti TLB-je (translation lookaside buffer, címfordítási gyorsítótár) van.

The translation lookaside buffer (TLB) contains 96 entries and is dual-ported and full-associative.
A translation lookaside buffer egy címfordító gyorsítótár: 96 bejegyzést tartalmaz, két porttal van ellátva és teljesen asszociatív.

The MTB is a translation lookaside buffer (TLB).
Az MTB gyakorlatilag egy translation lookaside buffer, címfordító gyorsítótár (TLB).

Its translation lookaside buffer (TLB) and cache architecture are different from all other members of the MIPS family.
Ennél a TLB és cache felépítése különbözik a MIPS család többi tagjáétól.

The backup translation buffer was essentially a translation lookaside buffer (TLB) which handled a miss in the MTB.
A tartalék fordítótár alapvetően egy translation lookaside buffer, címfordító gyorsítótár (TLB), amely az MTB találati hibáit kezeli.

The R2000 chip contained a small translation lookaside buffer for mapping virtual memory addresses.
Az R2000 chip egy kis TLB-t (translation lookaside buffer) tartalmaz a virtuális memóriacímek átszámításához.

The CAMMUs contained caches, translation lookaside buffers, and support for memory protection and virtual memory.
A CAMMU-k tartalmazzák a gyorsítótárakat, a címfordító gyorsítótárakat (translation lookaside buffer, TLB), valamint a memóriavédelem és virtuális memória kezelését támogató logikát.

In November 2007 AMD stopped delivery of Barcelona processors after a bug in the translation lookaside buffer (TLB) of stepping B2 was discovered that could rarely lead to a race condition and thus a system lockup.
2007 novemberében az AMD leállította a Barcelona processzorok szállítását, mert egy hibát fedeztek fel a B2 stepping verziójú processzorok TLB-jében (címszámítási asszociatív tár), amely ritkán ugyan, de versenyhelyzetet eredményezett, ami a rendszer lefagyását okozhatta.

The P2SC was not a complete copy of the POWER2, the L1 data cache and data translation lookaside buffer (TLB) capacities were halved to 128 KB and 256 entries, respectively, and a rarely used feature that locked entries in the TLB was not implemented in order to fit the original design onto a single die.
A P2SC nem volt a POWER2 tökéletes másolata, az L1 adat-gyorsítótár és az adat-TLB (címfordító gyorsítótár) kapacitását megfelezték, így a gyorsítótár mérete 128 KiB lett, a TLB pedig 256 bejegyzést tartalmaz, és kihagyták belőle egy ritkán használt jellemző, a TLB-ben lévő bejegyzések lezárásának implementációját is, hogy az eredeti kialakítás elférjen egyetlen lapkán.

To enable the address unit and integer unit to operate in parallel, the address unit has its own displacement adder, which it uses to calculate virtual addresses, instead of using the adder in the integer unit.[9] A 32-entry fully associative translation lookaside buffer (TLB) is used to translate virtual addresses into physical addresses.[9] This TLB is referred to as the data translation buffer (DTB).
A címkezelő egység és az egészértékű egység párhuzamos működtetése érdekében a címkezelő egység saját külön eltolásszámító összeadóval rendelkezik, amit a virtuális címek számításában használ, az egészértékű egység összeadója helyett.[4] A lebegőpontos egységSzerkesztés

To enable the address unit and integer unit to operate in parallel, the address unit has its own displacement adder, which it uses to calculate virtual addresses, instead of using the adder in the integer unit.[9] A 32-entry fully associative translation lookaside buffer (TLB) is used to translate virtual addresses into physical addresses.[9] This TLB is referred to as the data translation buffer (DTB).
A címkezelő egység és az egészértékű egység párhuzamos működtetése érdekében a címkezelő egység saját külön eltolásszámító összeadóval rendelkezik, amit a virtuális címek számításában használ, az egészértékű egység összeadója helyett.[4]